13.04.18 | Plný úvazek | Praha | ASICentrum spol. s r.o. | 30 000 Kč MVP Novodvorská č.p. 994/138, Braník Kontakt Ing. Ondřej Hruška, tel. +420 226 772 226, e-mail hr@ Verifikace návrhu digitálních integrovaných obvodů s využitím UVM metodologie (System Verilog) Požadavky " znalost jazyků VHDL a System Verilog " písemná a mluvená angličtina
Sledujte později10.08.18 | Plný úvazek | Praha | ASICentrum spol. s r.o. | 60 000 Kč Kont. osoba Ing. Ondřej Hruška, tel. 226 772 226 První kont. emailem na hr@ Verifikace návrhu digitálních integrovaných obvodů. Výhodou znalosti UVM metodologie; Jazyky VHDL a System Verilog; písemná a mluvená angličtina; VŠ vzdělání v oboru elektro či výpočetní techniky
Sledujte pozdějiNenechte si ujít práci!
Získejte denně nové příspěvky e-mailem na Verifikace v Česko.